Індустрія напівпровідників стрімко наближається до фізичної межі традиційної двовимірної мініатюризації. Коли відстань між транзисторами стає критично малою, електричні завади та витоки струму починають домінувати, суттєво обмежуючи продуктивність. Відповідаючи на цей виклик, інженери Samsung представили концепцію повноцінного вертикального стекування логічних елементів. Цей технологічний прорив відкриває шлях до створення чипів нового покоління, здатних радикально підвищити обчислювальну потужність систем штучного інтелекту.
Сучасний світ обчислень опинився в лещатах закону Мура. Десятиліттями прогрес рухався шляхом зменшення розмірів транзисторів у площині кристала, проте сьогодні цей підхід завів індустрію в глухий кут. При екстремальному зближенні компонентів ізоляційні шари стають настільки тонкими, що перестають ефективно блокувати електричні завади, що неминуче призводить до системних збоїв. Єдиним виходом із цієї кризи стає перехід у третій вимір — перенесення логічних елементів із площини у вертикальні структури.
Інженери відділу Logic TD Центру напівпровідникових досліджень Samsung Electronics продемонстрували рішення, яке здатне змінити правила гри. На конференції VLSI Symposium 2026 компанія представила перший в індустрії промислово реалізований тривимірний багатошаровий польовий транзистор (3DSFET). Ключовим досягненням став рекордний крок затвора — лише 42 нм, що дозволило подолати попередній галузевий мінімум у 48 нм.
Концептуально цей підхід спирається на досвід, що вже успішно впроваджений у пам'яті V-NAND та HBM, де дані зберігаються в багатошарових «стосах». Однак перенесення цієї ідеї в логічні схеми виявилося на порядок складнішим. У новій реалізації Samsung вдалося збільшити кількість нанолистів каналу — надтонких плівок, якими протікає струм, — до трьох шарів зверху та трьох знизу. На сьогодні це максимально досяжна щільність для стекованих транзисторів.
Особлива увага була приділена проблемі міжшарових з'єднань. Якщо раніше зв'язок між верхніми та нижніми транзисторами здійснювався за складною С-подібною траєкторією вздовж бічної сторони, що займало зайвий простір і збільшувало затримки, то тепер впроваджено технологію RBC (RX Bounded Contact). Вона дозволяє створювати прямі вертикальні з'єднання у вигляді «I-подібних» глибоких отворів, які заповнюються металом та ізолятором без утворення пустот. Для забезпечення стабільної роботи n- та p-транзисторів було застосовано технологію Middle Dielectric Isolation (MDI) — прецизійний середній діелектричний шар, який надійно розділяє різні типи компонентів.
Результати випробувань підтвердили високу електричну стабільність як n-FET, так і p-FET структур, а також прийнятну однорідність параметрів по всій площі пластини. З практичної точки зору така щільність компонування означає, що на тій самій площі кристала можна розмістити вдвічі більше транзисторів. Теоретично це веде до двократного зростання продуктивності та відповідного підвищення енергоефективності, що є критично важливим для високопродуктивних обчислень (HPC) та навчання нейромереж.
Поточний успіх Samsung — це лише перша «цеглина» у фундаменті нової ери. Наступним етапом стане створення повноцінних тестових ланцюгів, зокрема блоків статичної пам'яті SRAM. Це дозволить перевірити працездатність комплексної 3D-логіки в реальних умовах і остаточно підтвердити життєздатність вертикальних обчислень.
Масштаби глобального впливу Steam
