Индустрия полупроводников стремительно приближается к физическому пределу традиционной двухмерной миниатюризации. Когда расстояние между транзисторами становится критически малым, электрические помехи и утечки тока начинают доминировать над производительностью. В ответ на этот вызов инженеры Samsung представили концепцию полноценного вертикального стекирования логических элементов. Этот технологический скачок открывает путь к созданию чипов нового поколения, способных радикально увеличить вычислительную мощность систем искусственного интеллекта.
Современный мир вычислений зажат в тисках закона Мура. Десятилетиями прогресс шел по пути уменьшения размеров транзисторов на плоскости кристалла, но сегодня этот подход зашел в тупик. При экстремальном сближении компонентов изоляционные слои истончаются настолько, что перестают эффективно блокировать электрические помехи, что неизбежно ведет к сбоям в работе системы. Единственным выходом из этого кризиса становится переход в третье измерение — перенос логических элементов из плоскости в вертикальные структуры.
Инженеры отдела Logic TD из Центра полупроводниковых исследований Samsung Electronics продемонстрировали решение, которое может изменить правила игры. На конференции VLSI Symposium 2026 компания представила первый в индустрии промышленно реализуемый трехмерный многослойный полевой транзистор (3DSFET). Ключевым достижением стал рекордный шаг затвора — всего 42 нм, что позволило обойти предыдущий отраслевой минимум в 48 нм.
Концептуально этот подход опирается на опыт, уже успешно реализованный в памяти V-NAND и HBM, где данные хранятся в многослойных «стопках». Однако перенос этой идеи в логические схемы оказался на порядок сложнее. В новой реализации Samsung удалось увеличить число нанолистов канала — сверхтонких пленок, по которым протекает ток, — до трех слоев сверху и трех снизу. На сегодняшний день это максимально достижимая плотность для стекированных транзисторов.
Особое внимание было уделено проблеме межслойных соединений. Если раньше связь между верхними и нижними транзисторами осуществлялась по сложной C-образной траектории вдоль боковой стороны, что занимало лишнее место и увеличивало задержки, то теперь внедрена технология RBC (RX Bounded Contact). Она позволяет создавать прямые вертикальные соединения в виде «I-образных» глубоких отверстий, которые заполняются металлом и изолятором без образования пустот. Для обеспечения стабильной работы n- и p-транзисторов была применена технология Middle Dielectric Isolation (MDI) — прецизионный средний диэлектрический слой, который надежно разделяет разные типы компонентов.
Результаты испытаний подтвердили высокую электрическую стабильность как n-FET, так и p-FET структур, а также приемлемую равномерность параметров по всей площади пластины. С практической точки зрения такая плотность компоновки означает, что на той же площади кристалла можно разместить вдвое больше транзисторов. В теории это ведет к двукратному росту производительности и соответствующему увеличению энергоэффективности, что критически важно для высокопроизводительных вычислений (HPC) и обучения нейросетей.
Текущий успех Samsung — это лишь первый «кирпич» в фундаменте новой эры. Следующим этапом станет создание полноценных тестовых цепей, в частности блоков статической памяти SRAM. Это позволит проверить работоспособность комплексной 3D-логики в реальных условиях и окончательно подтвердить жизнеспособность вертикальных вычислений.
Масштабы глобального влияния Steam
