Сучасна гонка за обчислювальною потужністю переважно зосереджена на ускладненні архітектури поодиноких кристалів. Проте концепція масивно-паралельних обчислень пропонує альтернативний погляд на проблему: об'єднання тисяч найпростіших ядер у єдину цілісну систему. Нещодавній інженерний експеримент зі створення графічного процесора на базі бюджетних мікроконтролерів підтверджує життєздатність такого підходу. Це дослідження меж масштабованості перетворює звичайні чипи на повноцінний інструмент рендерингу.
Концепція проєкту ґрунтується на радикальній відмові від традиційної структури GPU на користь екстремального паралелізму. Замість одного потужного кристала було розроблено систему, що складається з 8192 мікроконтролерів CH570 на базі відкритої архітектури RISC-V. Кожен такий чип вартістю лише 13 центів працює на частоті 100 МГц і має скромний обсяг SRAM у 12 Кбайт. Щоб підсилити цю масивну мережу обчислювальними можливостями для складніших операцій, у систему інтегрували 256 продуктивніших ядер із блоками обробки чисел із рухомою комою (FPU).
Реалізація проєкту вимагала створення складної шестишарової друкованої плати, де мікроконтролери були організовані в суворі блоки. Масштаб завдання виявився настільки великим, що стандартні виробничі ланцюжки не могли обробити замовлення єдиним масивом, що змусило розділити систему на окремі «блейди». Проте фізична збірка стала лише початком боротьби з технічними обмеженнями.
Перші прототипи виявили критичні проблеми з цілісністю сигналів. Через високу щільність компонентів та особливості трасування частина мікроконтролерів працювала нестабільно або взагалі виходила з ладу, що потребувало повної переробки топології плати для мінімізації електромагнітних завад. Друга ітерація проєкту зіткнулася з класичною помилкою інтерфейсної взаємодії: лінії MOSI та MISO виявилися переплутаними, внаслідок чого вхідні сигнали надсилалися у вихідні канали, повністю блокуючи передачу даних.
Після серії виправлень і глибокого налагодження систему вдалося запустити. Результатом став функціональний кластер, здатний забезпечувати виведення зображення на дисплей із роздільною здатністю QVGA (320 × 240 пікселів). У цій реалізації кожен RGB-світлодіод, що формує піксель, безпосередньо пов'язаний із відповідним контролером, що фактично перетворює всю плату на гігантський розподілений екран.
Цей експеримент демонструє цікаву альтернативу сучасному підходу до створення акселераторів. Замість того щоб боротися з тепловиділенням одного надпотужного ядра, розробник розподілив навантаження між тисячами дешевих елементів. У планах розвитку проєкту значиться кратне збільшення масштабу: наступна версія системи має об'єднати вже 32 000 мікроконтролерів, що дозволить суттєво підвищити роздільну здатність і обчислювальну щільність цього незвичайного графічного пристрою.
Еволюція щільності зберігання даних у пам'яті Kioxia
