Современная микроэлектроника столкнулась с физическим и экономическим пределом традиционного масштабирования, где каждый новый нанометр требует экспоненциального роста затрат. В условиях дефицита передовых систем EUV-литографии индустрия ищет альтернативные пути увеличения плотности транзисторов, перемещая вектор развития из плоскости в высоту. Технология гибридного сопряжения становится тем самым мостом, который позволяет объединять вычислительные мощности не через громоздкие интерфейсы, а путем прямого молекулярного слияния кристаллов. Это знаменует переход от борьбы за размер элемента к борьбе за скорость передачи сигнала и эффективность трехмерной интеграции.
В современной гонке за производительностью чипов наметился фундаментальный сдвиг. Пока мировые гиганты пытаются дожать литографию до предельных значений, некоторые игроки, включая амбициозные стартапы вроде Yuanji Microelectronics, делают ставку на принципиально иной подход. Их цель — достичь плотности транзисторов, эквивалентной «5-нанометровому» техпроцессу (около 130 млн единиц на квадратный миллиметр), полностью отказавшись от использования EUV-фотолитографии.
Ключом к этому успеху становится синергия двух технологий: использование двумерных (2D) полупроводников и метода гибридного сопряжения (hybrid bonding). В 2D-транзисторах затворы представляют собой структуры толщиной всего в один атом или молекулу, что позволяет электронам перемещаться строго в заданной плоскости. Такая природа материалов делает их идеальными кандидатами для вертикального стекирования, поскольку традиционные трехмерные структуры, такие как FinFET или GAAFET, слишком хрупки и плохо рассеивают тепло при попытке создать из них многослойный «пирог».
Суть гибридного сопряжения заключается в отказе от любых промежуточных элементов связи. В классических чиплетах для соединения кристаллов используются микрозерни (microbumps) — крошечные капли припоя, которые, несмотря на свою миниатюрность, создают значительные задержки и ограничивают плотность контактов. Hybrid bonding же предполагает прямое стыкование токоведущих шин, прошивающих чипы по вертикали. Если лучшие микрозерни обеспечивают плотность до 1,6 тыс. контактов на мм², то гибридное сопряжение в лабораторных условиях Imec уже демонстрировало фантастические 7 млн соединений на квадратный миллиметр.
Технологический процесс этого метода напоминает ювелирную работу с молекулами. Сначала поверхности двух чиплетов полируются до зеркального блеска (с шероховатостью всего 0,1–0,2 нм). Медные столбики в отверстиях (via) не доводятся до самого края, оставляя микроскопический зазор. При соприкосновении диэлектрики двух пластин слипаются под действием слабых сил Ван-дер-Ваальса. Затем следует этап отжига — медленного нагрева и охлаждения, при котором медь расширяется, заполняет зазоры и образует монолитное электрическое соединение.
Однако путь к массовому внедрению сопряжения сопряжен с серьезными инженерными вызовами. Одной из главных проблем является обеспечение идеальной плоскости поверхности: малейшее отклонение может привести к разрыву контакта или повреждению изолирующего слоя. Кроме того, высокая температура отжига (350–400 °C) может негативно сказаться на кремниевых структурах. Еще одним критическим аспектом являются межзеренные границы внутри медных каналов — они создают дефекты, которые препятствуют току и теплоотводу, а также становятся точками потенциального механического раскола.
В индустрии выделяют два основных подхода: wafer-to-wafer (W2W) и chip-to-wafer (C2W). Сопряжение целых пластин (W2W) технически проще и позволяет достичь минимального шага контактов (до 400 нм), так как оборудование для литографии изначально заточено под сверхточное позиционирование больших заготовок. Однако с практической точки зрения более ценным является метод C2W, позволяющий комбинировать разнородные чиплеты — например, располагать блоки памяти SRAM строго над ядрами процессора, оптимизируя пространство и стоимость производства.
Этот переход к вертикальному мышлению привел компанию Huawei к формулировке «закона масштабирования тау» ($\tau$). Если закон Мура фокусировался на пространственной плотности транзисторов, то закон Тау переносит акцент на временную составляющую — сокращение задержки распространения сигнала внутри схемы. Для задач искусственного интеллекта минимизация латентности при передаче данных между памятью и вычислительным ядром важнее, чем простое увеличение тактовой частоты.
Практическим воплощением этой концепции стала стратегия LogicFolding. Вместо того чтобы разводить логические блоки по одной плоскости, создавая длинные и медленные шины данных, LogicFolding предполагает «складывание» логики в несколько активных слоев. В процессоре Kirin 2026 такая структура позволила увеличить плотность транзисторов на 53% (до 238 млн единиц на мм²) и повысить энергоэффективность на 41%, несмотря на использование менее тонкого техпроцесса.
Вертикальная интеграция решает сразу несколько фундаментальных проблем: она радикально сокращает путь сигнала, снижает взаимные электромагнитные наводки между соседними контурами и нивелирует проблему рассинхронизации управляющих сигналов (clock skew), которая часто ограничивает максимальную частоту современных процессоров.
Таким образом, гибридное сопряжение перестает быть просто вспомогательным методом сборки и превращается в центральный элемент проектирования будущих вычислительных систем. Переход от плоского дизайна к многослойным интеллектуальным структурам позволяет обходить ограничения литографии и открывает путь к созданию сверхпроизводительных систем, где физическая близость компонентов определяет их эффективность.
Цена ускоренного развития памяти CXMT
