Сучасна індустрія напівпровідників відходить від концепції монолітних кристалів на користь модульних систем, де собівартість виробництва стає ключовим обмежувальним фактором. У своїх нових рішеннях для масового сегмента Intel шукає оптимальний баланс між передовими технологічними можливостями та економічною доцільністю. Проєкт Wildcat Lake став своєрідним полігоном для радикального переосмислення того, як можна спростити преміальну архітектуру, не нашкодивши користувацькому досвіду. В основі цього підходу лежить складний технічний компроміс між вартістю пакування та ефективністю передачі даних.
Розробка мобільних процесорів Core Series 3 (Wildcat Lake) не мала на меті створення принципово нового продукту. Навпаки, перед інженерами Intel стояло завдання проведення делікатної «хірургії» вже існуючого дизайну Panther Lake. Метою було селективне зниження витрат без втрати функціональності, яка є критично важливою для пересічного користувача. Ця стратегія спиралася на три фундаментальні зміни: заміну дороговартісного корпусування, оптимізацію функціональних блоків та впровадження спеціалізованої міжкристальної шини.
Центральним елементом трансформації стала відмова від технології Foveros. У преміальних чипах Core Ultra 3 використовується пасивний базовий кристал (кремнієвий інтерпозер), який об'єднує кілька чиплетів у єдину структуру. Однак для масового сегмента така складність обходиться занадто дорого і збільшує відсоток браку під час збирання. Рішенням став перехід до органічної багатокристальної конструкції (MCP). Це дозволило суттєво спростити процес виробництва та знизити вартість кожного екземпляра.
Перехід на MCP спричинив помітні фізичні зміни. Габарити корпусу скоротилися з 50 × 25 × 1,5 мм до 35 × 25 × 1,23 мм. Компактний розмір не лише економить місце на материнській платі, а й оптимізує подачу живлення, усуваючи «мертві» контакти. Проте спрощення упаковки створило нові виклики: без інтерпозера кількість обробляних сигналів різко скоротилася, що зажадало повної переробки системи керування живленням.
Для реалізації обчислювальних потужностей Intel продовжила використовувати техпроцес 18A, що забезпечує високу ефективність ядер CPU, тоді як блок введення-виведення (Thunderbolt, USB, PCIe) був виконаний за нормою TSMC N6. Щоб пов'язати ці різнорідні кристали, було обрано універсальну шину UCIe (Universal Chiplet Interconnect Express).
Впровадження UCIe стало вимушеним заходом для компенсації відсутності базового кристала Foveros. Головною проблемою тут стала щільність з'єднань: крок контактних майданчиків збільшився з 36 мкм до 110 мкм. Щоб компенсувати втрату щільності виводів, інженерам довелося збільшити швидкість передачі даних. У результаті площа, яку займають міжкристальні з'єднання, зросла приблизно на 70%. Intel визнала цей компроміс виправданим, оскільки загальна вартість корпусування MCP все одно залишилася значно нижчою.
Технічна реалізація UCIe зіткнулася з низкою серйозних проблем. По-перше, виникли складнощі з протоколами: пакетна передача даних створювала затримки, які конфліктували з повільними сигналами бокової смуги. Синхронізація даних із керуючими сигналами під час завантаження та налагодження стала одним із найскладніших завдань усього проєкту. По-друге, енергоспоживання зросло через необхідність підтримувати постійну частоту шини для уникнення простоїв, особливо при передачі відеосигналу. Для вирішення цієї проблеми були впроваджені спеціальні стани каналу та пріоритезація трафіку QoS.
Третім критичним аспектом стала цілісність сигналу. На високих частотах UCIe демонструє чутливість до коливань напруги та помилок у бітах (BER). Щоб уникнути дороговартісних LDO-стабілізаторів, Intel обмежила швидкість передачі даних максимумом у 8 Гбіт/с і відмовилася від механізмів повторних спроб на користь консервативного зниження частоти.
Паралельно зі зміною корпусування було проведено жорстку оптимізацію обчислювальних ресурсів. Щоб скоротити площу кристалів, Intel застосувала метод «радикального скорочення»:
- Графічна підсистема Xe була урізана з чотирьох ядер до двох, при цьому повністю видалено підтримку трасування променів.
- Нейронний процесор (NPU) скоротився з трьох ядер до одного, що знизило продуктивність із 53 до 17 TOPS.
- Кількість продуктивних P-ядер зменшилася з чотирьох до двох, а обсяг кешу L3 скоротився удвічі — з 12 до 6 Мбайт. При цьому однопотокова продуктивність була збережена.
- Модуль обробки зображень (IPU) був повністю видалений, а функції камери перенесені на USB2 ISP.
Ці заходи дозволили зменшити площу обчислювального та графічного кристалів на 38%. Блок введення-виведення також піддався оптимізації: кількість портів Thunderbolt/USB4 скоротилася до двох, а інтерфейс пам'яті був урізаний зі 128-розрядного до 64-розрядного LP5. У сукупності це призвело до зменшення площі блоку введення-виведення на 15%.
Ефект оптимізації поширився і на рівень усієї платформи. Перехід на 64-бітну пам'ять дозволив скоротити кількість шарів друкованої плати з восьми до шести, що суттєво здешевлює виробництво ноутбуків. Інтеграція модуля Wi-Fi 7 та контролера Power Delivery безпосередньо в систему дозволила підвищити автономність і збільшити навантажувальну здатність системи живлення.
Зрештою, Wildcat Lake демонструє прагматичний підхід до створення продуктів. Використовуючи передові техпроцеси та модульний підхід, Intel змогла створити доступне рішення, яке зберігає базовий користувацький досвід, але водночас максимально ефективно використовує кожен квадратний міліметр кремнію.
Економічний парадокс GeForce RTX 5090
