Глобальні перегони у сфері штучного інтелекту остаточно вийшли за межі алгоритмічної боротьби, перемістившись у площину фізичних обмежень кремнію. Сьогодні успіх нейромереж визначається не стільки елегантністю коду, скільки спроможністю заліза забезпечити передачу колосальних обсягів даних із мінімальними затримками. Nvidia, що задає темп усій індустрії, прискорює підготовку до релізу наступного покоління акселераторів Feynman. Цей технологічний стрибок вимагає від TSMC безпрецедентного нарощення виробничих потужностей та впровадження радикально нових методів компонування чипів.
Друга половина 2028 року стане поворотним моментом для індустрії високопродуктивних обчислень із виходом на ринок акселераторів Feynman. За даними тайванських джерел, Nvidia значно прискорює графік підготовки до цього дебюту, висуваючи жорсткі вимоги до своїх підрядників. Йдеться не просто про перехід на новий техпроцес A16 від TSMC, а про глибоку трансформацію самої філософії збірки напівпровідників.
Ключовим вектором розвитку стає перехід до складніших методів пакування. У центрі уваги — технологія тривимірної компоновки SoIC (System on Integrated Chips) та метод спільного пакування оптичних з'єднань (CPO). Якщо традиційні методи передачі даних між чипами починають впиратися в «скляну стелю» енергоспоживання та швидкості, то CPO дозволяє інтегрувати оптичні інтерфейси безпосередньо в загальне пакування з процесором. Це відкриває шлях до пропускної здатності до 400 Тбайт/с, що є критично важливим для навчання моделей наступного покоління, де обсяг даних зростає експоненціально.
Для TSMC амбіції Nvidia означають необхідність екстреної перебудови виробничої інфраструктури. Зокрема, компанія змушена прискорити будівництво фабрик AP7 та AP8, призначених для обробки чипів за методом SoIC. Початкові плани з випуску 20 000 кремнієвих пластин на місяць до кінця 2026 року були визнані недостатніми. Тепер ціль зміщена: до кінця 2027 року потужність має зрости до 50 000 пластин щомісяця. Це тягне за собою форсований монтаж інженерних мереж та встановлення обладнання в «чистих кімнатах» з випередженням графіка.
Акселератори Feynman являють собою складний технологічний стек, що об'єднує техпроцес A16, 3D-інтеграцію SoIC, кастомізовану пам'ять HBM та згадані вище оптичні з'єднання. Варто зазначити, що така експансія вигідна TSMC і поза межами замовлень Nvidia, оскільки технологія SoIC буде затребувана багатьма іншими клієнтами, які прагнуть максимальної щільності розміщення транзисторів і пам'яті.
Паралельно з цим TSMC продовжує роботу над 2-нанометровими рішеннями. У цьому сегменті ситуація виглядає стабільною: виробництво процесорів A20 Pro для Apple йде за планом, а рівень браку залишається в допустимих межах. Однак тут проявляється інша системна проблема — дефіцит пам'яті DRAM. Через брак компонентів TSMC накопичила партію процесорів A20 Pro на суму близько 1 млрд доларів, які фактично простоюють в очікуванні монтажу мікросхем пам'яті. У цьому випадку використовується спеціалізоване пакування, адаптоване під потреби Apple, яке експерти називають мобільним аналогом технології CoWoS.
Водночас спостерігається стійкий тренд на створення спеціалізованих ШІ-чипів хмарними гігантами. Так, для Microsoft TSMC планує випустити понад 300 000 екземплярів Maia 300 уже за підсумками наступного року. Це підтверджує, що ринок рухається в бік глибокої кастомізації заліза під конкретні завдання нейромереж. З середини поточного року TSMC розпочинає розширення потужностей із пакування CPO, що стане фундаментом для створення надшвидкісних інтерконнектів, необхідних для роботи гігантських обчислювальних кластерів.
Ціна стрімкого розвитку CXMT у сфері пам'яті
