Сьогодні глобальна гонка за лідерство у сфері штучного інтелекту визначається не лише обчислювальною потужністю, а й пропускною здатністю пам'яті. Китайський гігант CXMT спробував увійти до «вищої ліги», запустивши пілотне виробництво стеків HBM3E, проте наткнувся на суворий технологічний бар'єр. Критично низький рівень виходу годних кристалів оголює глибоку прірву у виробничій культурі між КНР та корейськими лідерами індустрії. Ця ситуація наочно демонструє: володіння базовим техпроцесом не гарантує успіху в надскладному мистецтві тривимірного компонування напівпровідників.
У сучасній мікроелектроніці існує поняття «золотого стандарту» — поріг виходу годних виробів (yield rate) на рівні 80%, після якого масове виробництво стає економічно доцільним. Для CXMT, найбільшого виробника оперативної пам'яті в Китаї, цей рубіж поки що залишається недосяжним: поточні показники випуску HBM3E не перевищують 25%. Для порівняння, SK hynix, що утримує світове лідерство в сегменті HBM3 та HBM3E, демонструє ефективність на рівні 90%.
Корінь проблеми криється не в самому виробництві кристалів DRAM. Техпроцес G4 (клас 17 нм), який використовує CXMT, працює стабільно, і стандартні чипи пам'яті не викликають зауважень. Однак HBM-пам'ять висуває принципово інші вимоги: кристали мають більшу площу поверхні та повинні відповідати значно суворішим технічним специфікаціям. У результаті виникає парадокс: компанія здатна створювати якісні базові компоненти, але зазнає невдачі під час їхнього перетворення на високопродуктивні стеки.
Основним каменем спотикання стала технологія наскрізних вертикальних з'єднань (Through-Silicon Via, TSV). Це надскладний процес створення мікроскопічних мідних каналів, які пронизують шари DRAM наскрізь, забезпечуючи вертикальну передачу сигналів. Технологічний цикл вимагає стоншення кремнієвих пластин до кількох десятків мікрон, після чого в них свердлиться тисячі найдрібніших отворів, які потім заповнюються міддю. Помилка в одному-єдиному з'єднанні або неточне заповнення отвору перетворює весь дорогий кристаль на брак.
Аналіз свідчить, що CXMT спробувала спростити завдання, свідомо знизивши щільність з'єднань. Якщо в чипах HBM2 від Samsung задіяно понад 5000 TSV-з'єднань на кристаль, а в HBM3 від SK hynix їхня кількість перевищує 8000, то в рішеннях CXMT цей показник становить близько 3000. Пожертвувавши пропускною здатністю заради зниження складності, китайський виробник, проте, не зміг досягти прийнятного виходу годних виробів.
Процес деградації якості відбувається поетапно. На стадії фронтенду (підготовка компонентів) вихід годних восьмишарових структур становить близько 30%. Далі йде етап бекенду — фінальне складання та з'єднання кристалів. Тут відсіюється ще 30% продукції, і в підсумку зі 100 запущених у виробництво одиниць HBM3E лише близько 20–25 проходять фінальне тестування.
Складності бекенду пов'язані з фізикою процесу: при механічному розміщенні кристалів один над одним найменше зміщення призводить до утворення мікроскопічних бульбашок повітря або деформації шарів під впливом термокомпресії. Із збільшенням кількості шарів імовірність відмови зростає експоненціально. Перехід від 8-шарової до 12-шарової компоновки стане для CXMT справжнім випробуванням, оскільки кількість потенційних точок відмови зросте неспівмірно.
В індустрії напівпровідників досвід стабілізації TSV накопичується роками, і цей розрив неможливо скоротити простим збільшенням інвестицій. Проте історія розвитку галузі дає підстави для обережного оптимізму: Samsung вдалося підняти вихід годних виробів HBM4 з 60% до 80% лише за пів року. Це доводить, що навіть за наявності серйозних проблем технологічний ривок можливий, хоча для CXMT шлях до «золотого стандарту» буде довгим і тернистим.
Орбітальні заводи для виробництва передових чипів
